7/17 (일) 엔지닉 반도체 빡공스터디 24기 시작 준비

내일부터 있을 빡공스터디를 공부함과 동시에 한글파일로 정리를 하려니까 못하겠어서 지금까지 한 부분까지만 하고 여기 안올리고 공부할 생각입니다. 넘 빡세요 ㅠㅠ

+한글로 수식이랑 다 적었는데 깨지네요 ㅠㅠ

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

*부피)

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

*부피)

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

*부피)

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

*부피)

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

*부피)

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

*부피)

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

*부피)

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

*부피)

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.

 

반도체 기초1.

 

1-2. 고체의 결정 구조

반도체에서는 소자를 제작하는 기판으로 단결정 실리콘을 사용하고 있으며, 다결정 또는 비정질 실리콘은 박막(Thin Film)형태로 사용하게 된다.

반도체는 소자 제작시에 특정한 결정면과 결정 방향을 선택하여 제작한다. 일반적으로 삼성전자나 SK하이닉스는 실리콘 웨이퍼를 공급받아 사용하는데, 이때 실리콘 웨이퍼는 균일하고 양호한 소자 특성의 확보가 가능한(100)면이 사용된다.

이때 (100)을 사용하는 이유는 산화막 성장 시 실리콘과 산화막(SiO2) 경계면의 특성은 (100)이 우수하기 때문이다.

 

1-3. 실리콘 반도체의 특성

반도체의 주 재료로 사용되는 실리콘은 최외각 전자가 4개인 4족 원소이다. 다이아몬드 입방체(Diamond cubic)의 결정 구조이고, 5.43A의 격자 상수를 갖는다.

반도체의 재료로 실리콘을 사용하는 이유는 무엇일까? 먼저 원재료를 얻기 쉽고 가격이 싸다는 장점이 있다. 또한 실리콘 산화막의 특성이 다른 반도체 재료에 비해 월등히 우수하고, 높은 온도(1,414도씨)의 녹는점과 고순도의 불순물 정제 기술의 발달로, 상대적으로 저가이면서 고품질의 웨이퍼를 생산할 수 있다.

*실리콘 산화막 : 공정과정에서 발생하는 불순물로부터 실리콘 표면을 보호하거나 MOSFET의 게이트 산화막의 용도로 사용

 

1-4. 에너지 밴드 모델(Energy band model)

반도체 역시 여러 원자들이 모여 구성되는 것이므로, 에너지 밴드를 형성하고 있다.

반도체의 주 재료인 실리콘은 원자간 거리가 가까워지더라도 1S 2S2P에 에너지 밴드를 형성하지 못한다. 반면 최외각의 3S3P의 경우에는 원자간 거리가 가까워짐에 따라 상위 4N개, 하위 4N개의 에너지 준위로 양분된다.

반도체의 개념을 에너지 밴드 이론으로 다시 정의를 하게 된다면 Eg(Energy gap)기 5eV 이상으로 커서 Ev(Valence Band)에서 Ec(Conduction Band)로 전자 이동이 어려운 물질은 절연체(부도체)로 정의하고, Eg가 매우 작은 경우나 두 대역이 겹쳐져 대역 내 전자와 정공이 서로 혼합되는 경우에는 전자가 자유롭게 이동하여 전류가 잘 흐를 수 있으므로 전도체로 정의할 수 있다. 마지막으로 Eg가 부도체와 전도체의 중간 정도(<~3eV)인 물질은 반도체로 정의할 수 있다. 반도체 소자와 집적회로 제조를 위해서는 절연체와 전도체, 그리고 반도체 모두가 필요한 재료이다.

반도체 기초2

 

2-1. 진성 반도체(Intrinsic semiconductor)

진성 반도체란 불순물이나 결함이 없는 거의 완벽한 실리콘 반도체를 의미한다.

절대온도 0K에서는 전자의 열적 생성이 없어 전자가 공유결합 내에 묶여 있게 되므로 캐리어의 농도가 0이지만, 절대온도가 0K보다 높아지면 열적 생성에 의해 Ec의 전자와 Ev의 정공이 쌍을 이뤄 생성된다. 이러한 전자-정공 쌍 때문에 Ev의 전자의 농도(n)와 Ec의 정공의 농도(p)가 동일해 진다. 즉, n0=p0=ni가 되며 ni를 진성 캐리어 농도(Instrinsic carrier concentration)라 하며 n0, p0는 열 평형 상태에서의 전자와 정공의 농도이다.

이런 진성 캐리어 농도(ni)는 주어진 온도에서 어떤 일정한 값을 가지게 된다. 이렇게 정상 상태에서 일정한 진성 캐리어 농도를 유지하기 위해서는 열적 생성율(Generation rate, gi)과 생성된 전자-정공 쌍의 재결합율(Recombination rate, ri)이 같아야 합니다.

 

2-2. 외인성 반도체(Extrinsic semiconductor)

진성 반도체는 열적으로 생성된 전자-정공 쌍(EHP)만이 캐리어로 작동하게 되므로, 소자로 사용하기에는 캐리어의 수가 너무 적다. 따라서 불순물(도펀트)을 주입(도핑)하여 캐리어의 농도를 높임으로써, 반도체의 전기 전도도를 조절한다. 이러한 반도체를 외인성 반도체라 한다. 외인성 반도체는 진성 반도체와 달리, 전자의 농도(n)와 정공의 농도(p), 진성 캐리어의 농도(ni)가 서로 다르지만 (n0≠p0≠ni), 불순물 주입 후에도 전체적인 전하 중립성(Charge neutrality)는 유지(n0p0=ni^2)되는 특징이 있다.

n(negative)형 반도체

n형 반도체란 진성 반도체에 V족 불순물(인, 비소)을 주입한 반도체입니다. 이 경우에 V족 불순물의 최외각 전자 중 4개는 실리콘과 공유결합을 하고 있지만, 남은 1개의 전자는 핵과의 인력이 약하므로 약간의 에너지만 받아도 쉽게 자유전자가 될 수 있다. 따라서 0K 이상이 되면 이온화 되어 양이온이 된 V족 원소는 전자 하나를 내어 놓는다하여 도너(Donor)라고 명명하고 Ec에 전자를 생성하게 하는 전자 생성 원소이다. 따라서 n형 반도체에서 다수 캐리어는 전자, 소수 캐리어는 정공이 된다.(n0>>p0,ni)

도너 주입으로 인해 Ec 바로 아래 얕은 도너 에너지 준위 Ed(donor level)이 만들어진다. 그리고 에너지를 받으면 이 준위에 있던 전자가 Ec로 쉽게 올라가 자유전자가 되는 것이다. 즉 이온화를 위해 (Ec-Ed)만큼의 에너자기 필요하게 된다.(인(P)도핑의 경우 ~44meV)

2. p(positive)형 반도체

p형 반도체란 진성 반도체에 III족 불순물(붕소)를 주입한 반도체이다. 이 경우에 III족 불순물 최외각 전자 3개는 실리콘과 공유결합을 하고, 부족한 1개의 전자 자리에 정공이 발생한다. 따라서 0K이상에서는 주위의 전자가 이 정공으로 쉽게 이동하게 되고, 정공에 의한 전도가 가능해 진다. 결국 음이온이 된 III족 원소는 전자 하나를 받아 들인다하여 억셉터(Acceptor)라 명명하고 Ev에 정공을 생성하게 하는 정공 생성 원소이다. 그리고 p형 반도체는 다수 캐리어는 정공, 소수 캐리어는 전자이다.(p0>>n0,ni)

억셉터의 주입으로 인해 Ev 바로 위에 얕은 억셉터 에너지 준위 Ea(Accept level)이 만들어진다. 이온화에 필요한 에너지는 Ea-Ev(~45meV)가 된다. 따라서 에너지를 받으면 Ev의 전자가 쉽게 올라가 정공이 만들어지고, 이때 만들어지는 정공이 전도에 참여하는 것이다. 반면 억셉터 에너지 준위로 올라온 전자는 전도체 참여하지 못한다.

2-3. 페르미 에너지 준위(Fermi energy level)와 캐리어 농도

에너지 상태 밀도

반도체 내의 캐리어 농도를 구하기 위해서는 먼저 에너지 상태 밀도 함수를 정의해야 한다. 전자 또는 정공이 점유할 수 있는 자리의 밀도를 에너지 상태 밀도(Density of states, N(E))라고 하고, [개/cm^3*eV]의 단위를 갖는다.

Nc와 Nv는 각각 Ec와 Ev에서의 에너지 상태 밀도를 의미하며, Ec와 Ev에서 밀도가 낮고, 멀어질수록 밀도가 높아지는 특징이 있다.

- Nc(E) = (Ec에서

내에 존재하는 상태들의 수)/(

*부피)

- Nv(E) = (Ev에서

내에 존재하는 상태들의 수)/(

*부피)

 

2. 페르미 준위(Fermi level) Ef

임의 에너지 준위에서 전자가 존재할(또는 해당 에너지 준위를 전자가 점유할) 확률 함수를 페르미-디락 분포 함수(Fermi-Dirac distribution, f(E))라 하고 다음과 같은 식으로 표현한다.

(k: 볼츠만 상수 8.62*10^-5 eV/K (kT=0.026eV), Ef:페르미 에너지 준위)

 

위 식에 표현된 페르미 에너지 준위는 반도체 소자 동작의 분석에 있어 매우 중요한 값으로, 두 가지 의미를 갖는다. 하나는 0K에서는 전자가 가질 수 있는 최대 에너지 준위(Ef까지 모든 에너지 준위는 채워져 있고 그 이하는 비어 있다)라는 것이고, 다른 하나는 임의의 온도 T에서 전자가 채워질 확률 f(E)이 1/2인 에너지 준위라는 것이다. 온도가 올라갈수록 페르미 준위 이상의 에너지 준위(E>Ef)에서도 전자에 의해 채워질 확률이 증가하게 되고, 이에 따라 페르미 에너지 준위 아래쪽(E<Ef)의 전자가 채워질 확률은 낮아지게 된다.

진성 반도체의 페르미 레벨은 Ev와 Ec의 중간에 위치하지만, n형과 p형 반도체는 그렇지 않다. n형 반도체는 Ec의 전자 농도가 Ev의 정공 농도보다 높기 때문에 페르미 준위(Ef)가 Ec근처로 올라가게 되고, 반대로 p형 반도체는 Ev의 정공 농도가 Ec의 전자 농도보다 높기 때문에 페르미 준위(Ef)가 Ev 근처로 내려온다. 이때의 정공이 존재할 확률은 전체 확률 1에서 전자가 존재할 확률 f(Ec)를 뺀 [1-f(Ec)]가 된다. 또한 열평형 상태에서의 소자 내에서 페르미 준위(Ef)는 모든 영역에서 일정하다는 사실이다.

 

3. 평형 상태에서의 캐리어 농도

반도체 소자는 외부에서 인가하는 전압이나 신호를 통해 반도체 내부의 전하의 흐름을 제어하게 된다. 이때 전하의 흐름, 즉 전류의 크기는 캐리어의 농도로부터 알 수 있기 때문에, 우리는 반도체 내의 캐리어 농도를 구하는 방법을 알아야 한다. 식은 다음과 같다.

Nc(E) : Ec 내에서의 상태 밀도 Nv(E) : Ev 내에서의 상태 밀도

f(E) : 전자가 점유할 확률 [1-f(E)] : 정공이 점유할 확률

위 적분 식에 근사 조건을 사용해 식을 정리하면 다음과 같다.

Ei :진성 에너지 준위로 Ec와 Ev의 중간의 에너지 준위

ni : 진성 캐리어 농도 1.5*10^15cm^-3(300K)

n형 또는 p형 반도체처럼 페르미 준위(Ef)와 진성 에너지 준위(Ei)간의 차이가 생겨 평형 상태의 전자나 정공의 농도는 지수함수적으로 증가함을 알 수 있다. 또한 세 번째 식을 통해, 평형 상태에서 전자나 정공의 농도중 하나만 알면 나머지는 쉽게 구할 수 있다.(전자의 농도가 증가(감소)하면 정공의 농도가 감소(증가)한다)

 

2-4. 캐리어 농도의 온도 의존성

반도체별 진성 캐리어 농도의 온도 의존성은 열적 생성으로 인해 생겨난다. 이는 온도 뿐만 아니라 에너지 밴드갭의 영향도 받고 있다. 에너지 밴드갭이 클수록 Ev의 전자가 Ec로 올라가는데 필요한 에너지가 많이 요구되므로, 에너지 밴드갭이 크면 캐리어 수는 줄어들 수 밖에 없는 것이다.