7/18 (월) 엔지닉 반도체 빡공 스터디 1일차

 

PN 접합 다이오드 구조 및 특성

 

1-1) 구조

 

p형 반도체와 n형 반도체를 서로 접합한 구조

 

1-2) 전압–전류 특성

 

한쪽 방향으로만 전류 흐름

 

1-3) 전압–전류 특성

 

정류기로 사용

 

 

2. PN 접합 다이오드 동작 원리

 

2-1) 평형 상태

 

평형상태 : 열 에너지 외, 빛이나 전계 등의 외부 에너지가 인가되지 않은 상태

 

공핍층 : p형에는 음전하의 억셉터 이온이, n형에는 양전하의 도너 이온만 존재하고 캐리어가 없는 영역

 

내부 전위 : 공핍층 내의 음, 양전하로 인해 발생되는 전계에 의한 전위 -> 다수 캐리어 확산 억제

=> Vbi로 인해 n-type이 높고 p-type이 낮아 전자(e) 또는 정공(Hole)와 같은 캐리어의 이동이 일어나지 않는다.

 

Na * xp = Nd * xn => 공핍층 내 양전하 양 = 공핍층 내 음전하의 양 -> 도판트 농도 증가 -> 공핍층 두께 감소

 

t=0 P형과 N형이 바로 접한 순간

- 다수 캐리어의 확산(확산 전류(Diffusion)에서 캐리어들의 농도가 다르면 확산에 의해 전류가 발생한다.)

- 접합부 캐리어 재결합

 

t=∞ P형과 N형이 무한대로 접한 후

- 공핍층(depletion region) 형성

- 도너(+)와 억셉터(-) 이온에 의한 공간 전하 생성 -> 얘네들로 인해 E Field 생김

- 전계(Electric Field) 발생 -> 내부 전위 발생

=> 내부 전위(built-in potential, Vbi)

 

PN 다이오드의 EBD(Energy Band Diagram)을 보면 Ef(페르미 레벨)은 일정(평행상태이기 때문에)하여 P-type이 높고 n-type이 낮은 EBD가 나오게 된다.

- 전계 발생 -> 내부 전위

- 확산과 표동 균형 => 더 이상 다수 캐리어들의 확산이 안된다. => 공핍층도 제한된다.

 

 

2-2) 비평형 상태(Ef ≠ constant)

외부에서 전압을 걸어준 경우 페르미 레벨이 P형과 N형이 다르다.

 

순방향 전압 상태

- p -> 양의 전압 => 공핍층(depletion region) 감소

- 내부 전위(Vbi) 감소(내부 전위(Vbi) – 순방향 전압(Vf)) => 전류 잘 흐름 (확산 전류)

 

역방향 전압 상태

- p -< 음의 전압 => 공핍층(depletion region) 증가

- 내부 전위(Vbi) 증가(내부 전위(Vbi) + 역방향 전압(Vr)) => 전류 흐름 없음

 

 

 

3. MOSFET 구조 및 종류

 

MOSFET (Metal Oxide Semiconductor Field Effect Transistor)로 게이트(Gate), 소스(Source), 드레인(Drain), 기판(Substrate) 4단자 소자로 이루어져 있다.

 

게이트(Metal) : 과거 Al과 같은 금속 -> 다결정 Si -> 금속

 

게이트 산화막(Oxide) : SiO2 ->(유전상수 높아서 채택) SiOxNy -> high-k 물질

 

반도체(Semiconductor, Silicon)

- Si-기판 : MOSFET의 본체

- 소스(S) / 드레인(D) : 전압 조건에 따라 바뀔 수 있음

- 기판과 소스/드레인은 서로 반대 type으로 도핑

- 소스와 드레인은 저 저항 특성을 위해 고 농도(+)로 도핑

=> 전류가 흐르는 소스와 드레인쪽의 저항을 줄이기 위해

 

- p형 기판 – n+형 S/D => n-MOSFET

- n형 기판 – p+형 S/D => p-MOSFET

 

 

4. MOSFET의 기능

 

스위치 및 증폭기 기능

Vg < Vth : 소스에서 드레인으로 캐리어가 움직일 수 없다. (OFF)

Vg > Vth : Vg에 의해 Electric Field가 생성되어 N-channel이 형성되어 소스에서 드레인으로 캐리어가 움직일 수 있다. (ON)

 

- 전계효과(Field Effect) : 게이트 전압 인가(입력) -> 전계(Electric Field) 형성

- 트랜지스터(Transistor = Trans(변화) + Resistor(저항) : 채널 형성 -> 채널을 통해 스스로 소스와 드레인 간 전류(출력) 제어

=>Vg나 Vd를 조절하여 채널의 저항을 조절할 수 있다.

- 채널(channel) : 반전층(inversion layer)라고도 함. (Substrate가 P형 -> N형, N형 -> P형으로 반전된다.)

- 문턱 전압(Vth) : 반전층(채널)이 형성 될 때의 게이트 전압

 

 

5. MOSFET 인가 전압 및 전류 방향 (N-MOSFET기준)

 

인가전압(기본 N-MOSFET기준 [대괄호 P-MOSFET기준])

- 소스 : 0V

- 기판 : 0V

- 드레인 : Vds > 0V [Vds < 0V]

이유 : 기판과 역방향 전압이다. 역방향을 걸어주지 않으면 기판과 드레인 사이에 전류가 새어나간다.

- 게이트 : Vg > Vth(양 전압) [Vg < Vth(음 전압)] -> 채널을 생성해주기 위해

 

캐리어

전자(-) [정공(+)]

N-MOSFET에서 n-channel이 발생되므로 캐리어는 전자가 된다.

소스->드레인 방향(단극성, unipolar)으로 캐리어가 흐른다.

 

전류

드레인 -> 소스 [소스 -> 드레인]

전류는 +charge 방향으로 흐르므로 N-MOSFET에서 드레인에서 소스방향으로 흐르게 된다.

 

단자기능

- 게이트 : 소스-드레인 간 캐리어 흐름 제어

- 소스 : 캐리어 공급 단자

- 드레인 : 캐리어 방출 단자

- 기판 : MOSFET본체 (채널 형성)

 

N-MOSFET에서 Vgs > 0 (>Vth)일 때

- Vgs > 0 -> p-기판의 정공이 표면에서 밀려남 -> 공핍층 형성(억셉터 음 이온(Na)

- Vgs > Vth -> p-기판의 소수 캐리어인 전자 표면에 유기 -> 채널 생성

 

 

6. MOSFET 문턱 전압(Threshold Voltage, Vth)

 

Long Channel MOSFET에서는 문턱전압(Vth)은 게이트 전압(Vg)에 의해서만 영향 받음 -> MOSCAP으로 설명가능하다. (Source와 Drain 없어도 됨)

 

평형 상태(Vgb=0)에서 게이트와 Si의 일함수 차이 및 게이트 산화막 내 전하에 의한 Si 표면 에너지 밴드 밴딩 발생 -> 이를 평탄하게 하는데 필요한 게이트 전압 => Flat-Band Voltage, Vfb

 

게이트 전압(Vg > Vth) -> 게이트 산화막 (Vox)과 실리콘(표면 전위, surface potential, φs)에 나뉘어 걸림

 

Vg(Vth) = Vfb + Vox + φs

 

1) Vfb = ΦMS – Qi/Ci(평탄 조건)

- ΦMS 게이트와 Si의 일 함수차

- Qi 게이트 산화막 내 전하량 (Q=CV, V=Q/C)

- Ci 게이트 산화막 Cap (∝εox(유전율에 비례), 1/Tox(두께에 반비례))

 

2) Vox = -(Qd)/Ci

- Qd(공핍층 전하량) -> (Na 억셉터 이온에 의한)Si에 생기는 공핍층 전하량에 비례

-> Na, φs

 

3) φs(inv)(inversion 시킬 때 표면에서의 Potantial) -> Na

- Si 표면을 초기 도핑해준 Na 농도 만큼의 전자를 유기 시키는데 필요한 전위

 

**문턱 전압 영향 인자

1. 게이트의 일 함수(Φm)

2. 기판 농도(Na) -> 실리콘 일함수(Φs), 공핍층 전하량(Qd), Si 표면전위(φs)

3. 게이트 산화막의 전하 밀도(Qi), 유전상수(εox) 및 두께(Tox)

 

 

7. MOSFET 동작 원리

 

1) 차단영역(Cut-Off Region)

Vgs ≤ 문턱 전압(Vth)

Vds > 0V

- 공핍층만 생성되고 Channel은 생성이 안된다. => OFF상태

 

2) 선형 영역(Linear Region)

Vgs > 문턱 전압(Vth)

0V < Vds < Vgs – Vth (선형 영역)

- Vg를 올려주면 반전층 내에 전자의 농도가 증가 -> 전류도 증가한다. =>Linear 영역

 

3) Pinch-off 현상

Vgs > 문턱 전압(Vth)

Vds = Vgs – Vth = Vdsat (Pinch-Off현상)

- Vdsat일 때, Drain 영역과 인접한 channel(inversion Layer)이 Pinch-Off현상으로 사라지는 현상

- Drain 전압(Vds)에 선형적으로 증가하던 Drain 전류(Ids)의 증가분이 감소함

- Vdsat전압부터 Drain 전류(Ids)의 포화가 일어남

- Vgs – Vth = Vdsat 이므로 Vgs 증가 시 Vdsat도 증가

=> Vdsat을 기점으로 선형/비선형 라인을 구별할 수 있음

 

4) 포화 영역(Saturation Region)

Vgs > 문턱 전압(Vth)

Vds > Vdsat

- Vds > Vdsat -> Pinch-off 지점 소스 쪽으로 이동 -> ΔL만큼 채널 끊김

- Vds 증가에 따른 ΔL의 증가는 전체 체널 길이 L에 비해 매우 작음(L >> ΔL) -> 채널의 캐리어의 양은 일정(Vg로 만들어 지는 Inversion Layer 안에 들어있는 전자의 밀도는 Drain 전압을 아무리 바꿔도 비슷하다.) -> ΔL사이의 전압(Vds – Vdsat)은 단지 핀치 오프 지점에 도달한 캐리어를 드레인 쪽으로 끌어 당기는 역할만 함 -> Drain 전류(Ids) 포화

 

Ids = (W/2L) * un * Cox * (Vgs – Vth)^2

=> Vgs에 따라 비선형적으로 그래프는 커진다.